# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP363076480A

DOCUMENT-IDENTIFIER: JP 63076480 A

TITLE:

SEMICONDUCTOR DEVICE AND MANUFACTURE

THEREOF

PUBN-DATE:

April 6, 1988

INVENTOR-INFORMATION:

NAME

HORIUCHI, KATSUTADA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO: JP61219562

APPL-DATE: September 19, 1986

INT-CL (IPC): H01L029/78

US-CL-CURRENT: 257/330, 438/694

ABSTRACT:

 $\hbox{PURPOSE: To realize a supermicrostructural imbedded-gate element}$ 

05/10/2003, EAST Version: 1.03.0002

capable of

. . . . '

withstanding high voltages by a method wherein the distance between a source

diffusion layer and drain diffusion layer is smaller in the vicinity of the primary surface of a semiconductor than inside the semiconductor.

CONSTITUTION: In a semiconductor device wherein a source diffusion region 3,

drain diffusion region 4, and gate electrode 6 are constructed under the primary surface of a single-crystal semiconductor substrate 1, the distance between the source diffusion region 3 and drain diffusion region 4 is narrower

in the vicinity of the primary surface than inside the semiconductor. An amorphous region 13 is formed in the single-crystal semiconductor substrate 1

by ion implantation, to be subjected to selective removal. An insulating film 5 is next formed on the cleared portion. A gate electrode 6 is next formed in

contact with the insulating film 5. For example, P ions are implanted for the formation of the amorphous region 13 after a dry etching process accomplished

vertically against the substrate 1 mounted with the diffusion layers 3 and 4. Next, only the amorphous region 13 is selectively removed by using a hot phosphoric acid solution for the formation of an opening shaped after an inverted Ω

COPYRIGHT: (C)1988, JPO& Japio

#### ⑩ 日本 国特許庁(JP)

10 特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

昭63-76480

®Int Cl.⁴

識別記号

庁内整理番号

每公開 昭和63年(1988)4月6日

H 01 L 29/78

301

G-8422-5F

審査請求 未請求 発明の数 2 (全4頁)

**砂発明の名称** 半導体装置及びその製造方法

②特 願 昭61-219562

**愛出** 願 昭61(1986)9月19日

砂発 明 者 堀 内

**勝**忠

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

切出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

明 細 書

1. 発明の名称

半導体装置及びその製造方法

- 2. 特許請求の範囲
  - 1. 半導体基板の主表面下部にソース拡散領域、 ドレイン拡散領域、及びゲート電極が構成され た半導体装置に於て、該ソース拡散層領域と該 ドレイン拡放層領域との間隔は半導体内部に比 較して主表面近傍で狭く構成されていることを 特徴とする半導体装置。
  - 2. 単結晶半導体基板にイオン注入により非晶質 領域を形成する工程、紋非晶質領域を選択的に 除去する工程、紋除去領域表面に絶縁膜を形成 する工程、紋絶縁減の少なくとも一部に接して ゲート電価を構成する工程を有する半導体装置 の製造方法。
- 3. 発明の評細な説明

〔産業上の利用分野〕

本発明は半導体装置とその製造方法に係り、特に、短チャネル効果の抑制やパンチスル耐圧の向

上に好道な埋込みゲート型MOSトランジスタと その製造方法に遇する。

#### 〔従来の技術〕

半導体基板面に溝を設け、その溝部にゲート電 極を埋込む、いわゆる埋込みゲート型MOSトラ ンジスタ(以降、単に埋込みゲート素子と称する) は、例えば特開昭 5 1 - 104282 号として公知 であり弟2図に示すどとき断面構造を有している。 図に於て、1は半導体基板、2はフィルド酸化膜 3、及び4は各々ソース、ドレイン拡放層領域、 5はゲート絶縁膜、6はゲート電極であり、その 底面はソース拡散層領域3及びドレイン拡散層領 域4の各底面より基複内部に位置し、かつその断 面形状も矩形もしくは♡字叉はV字形状を有して いる。7は表面保護膜、8及び9は各々ソース、 ドレイン電低である。 弟2図のどとき埋込みゲー ト素子の時長はゲート底面より上部にソース・ド レイン接合を配置することによりパンチスル耐圧 の向上と短チャネル効果の抑制をはかることにあ る。すなわち、埋込みゲート素子に於てはゲート

電福 6 下部にはソース・ドレイン拡散層が構成されていないため、ドレイン強電界が基板表面と平行方向に作用し、ゲート電界を変調させるいわゆる二次元効果が緩和される。したがつて埋込みゲート素子は実効チャネル投が1 mm以下の超散細MO8型トランジスタの局耐圧化に有効である。 〔発明が解決しよりとする問題点〕

#### 〔作用〕

マスク材を用いたイオン注入により形成される 非晶質層領域はマスク端より逆Q形状でマスク材 下部の単結晶半導体基板にまで延在される。上記 の非晶質層領域形状には端部が存在せず、したが つて非晶質層領域の選択除去後、高温熱処理工程 を経ても応力集中がないため結晶欠陥の発生は抑 制される。さらに上記選択於去は湿式法によるも のであり、ドライエッチングに基づく汚染物質混 入の問題も生じない、本発明に基づけば逆Ω形状 のゲート電極を単結晶半導体基板内に構成できる が上記構造を有する超微細MOSトランジスタに 於てはゲート電極形成に用いるマスク幅に比べて 幅広いゲート長を素子寸法の増大なしに構成でき るので超微細でかつ高耐圧特性を実現できる。す なわち、従来の埋込みゲート素子との比較に於て 超像細化、及び高耐圧特性の点でも有利となる。 本発明に基づく逆線形状の加工精度、及びその再 現性はイオン注入条件により決定されるので従来 のドライエッチング法等に比べても値めて優れて

解消されない。

本発明の目的は上記した従来組込みゲート素子の問題点を解消し、構形成とその後の高温熱処理 工程によつても汚染物質の侵入や結晶欠陥の発生 がない構形成技術の提供とそれに基づく超級細高 耐圧特性を有する組込みゲート素子を提供することにある。

#### [問題点を解決するための手段]

本発明は単結晶半導体基板へのイオン住入により形成される非晶質領域が機構的格液により極めて選択性よく除去できる事を見出した事実に基づく。上記目的は非形成予定領域以外を優うイオン打込みマスク層の形成、上記マスク層を用いたイオン注入により埋込みゲート電低構成予定領域へのサート絶縁域の形成ならびにゲート電板材料の型込みにより連成される。本発明に於ては神部形状はイオン注入条件、注入量、加速エネルギ、イオン種により一銭的に決定される。津加工はドライエッチングにより一銭のます。

いることは言うまでもない。

#### 〔実施例〕

以下、本発明を実施例によつてさらに詳細に説明する。説明の都合上、図面をもつて説明するが要部が拡大して示されているので注意を要する。また説明を簡明にするため各部の材質、製造工程条件、半導体層の導電型等を規定して述べるが材質、製造工程条件、及び導電型はこれに決定されるものではないことは含りまでもない。

#### 実施例1

第3図(A),(B)及び第1図は本発明による半導体装置及びその製造方法の第1の実施例を示した断面図である。

P型単結晶シリコン基板1に公知の素子間分離技術を用いて厚いフィルド酸化膜2を形成した後シリコン酸化膜とシリコン窒化膜の薄い重合せ膜(SiO2-Si3N4膜と略配する)10を全面に形成し、上配SiO2-Si3N4膜10を介した砒素(As)のイオン注入とその後の活性化熱処理により半導体基板1段面近傍に高濃度N・数層3及

びもを形成した。次にテトラエトキシシラン (Si(OC:Ha),)の化学気相反応により1 μm 厚のシリコン酸化膜11を堆積した。との状態よ りゲート電極形成予定領域部のシリコン像化膜 1 1、及び S i O<sub>2</sub> -S i<sub>2</sub> N<sub>4</sub> 膜 1 0 をドライエッチ ング法により選択的に除去してから再び全面に得 いシリコン盘化膜12を堆積した。続いてシリコ ン量化膜12をシリコン基板1主表面と垂直方向 にのみエッチングし、シリコン酸化膜110個壁 部分にのみシリコン盘化膜12を残量せしめた。 しかる後、露出されたシリコン基板1を約50 nmドライエッチングにより垂直方向にエッチン グした。この状態で溝(P)を注入量1×10<sup>16</sup> cm-1、加速エネルギ150KeVの条件でイオン 住入し、単結晶シリコン基板1が露出された領域 に非品質層領域13を形成した(第3図(A))。

第3図(A)の状態に於て、160℃に加熱した熱燐酸溶液により処理して非晶質層領域13の みを選択的に除去し逆8形状の開孔を単結晶シリコン基板1内に設けた。続いて非晶質層領域界面

近傍に極めて薄く局在している欠陥層を弗硝酸溶 液で軽くエッチングして除去した。上記の開孔形 成により高濃度N・層は分離され、ソース拡散層 領域3とドレイン拡散層領域4が形成される。と の状態より低温(850℃)湿式熱酸化法により 露出されている開孔面にシリコン酸化膜を成長さ せゲート絶縁膜5とした。低温湿式熱敏化に於て は高濃度N・層部に成長するシリコン酸化膜5は 厚く、低濃度のシリコン垂板1部に於ては薄く形 成される。尚、との状態からシリコン基板1部に 成長されたシリコン酸化膜のみを除去し、高温熱 酸化により再び薄いシリコン酸化膜を成長しなお してもよい。ソース磁軟層領域3及びドレイン拡 数層領域 4 部に成長させるゲート終機度 5 腹道を 厚く構成する必要のない場合は低温湿式熟酸化工 程のかわりに通常の高温熱敏化法を用いれば良い。 ゲート絶縁膜5の形成後、開孔部を埋めるどとく 厚く多結晶シリコン膜(又は非晶質 シリコン膜) を堆積し、ドライエッチングにより基板主要面と 垂直方向にエッテングし、上記開孔部領域にのみ

残量させ、ゲート電価 6 を構成した (第3図(B))。

第3図(B)の水理よりSiO2-Si3N4膜10、及びシリコン選化膜12をマスクとしてシリコン 酸化膜11を除去し、続いてSiO2-Si3N4膜 10、シリコン窒化膜12を除去する。続いて供がわずかに添加されたシリコン酸化膜を全面に堆積し表面保護膜7とした。その後、公知の配線形成技術に基づき表面保護膜7の所望臨所への開孔とアルミニウム(A4)を主材とする金属膜でソース電価8やドレイン電価9を含む所望の電価、配線を形成した(第1図)。

上記の製造工程を経て製造された半導体接置に 於ては埋込みゲート電極6の断面形状に明確な端 部が存在せず透過型電子顕微鏡による断面観察に よつても結晶欠陥の発生が見出されなかつた。又 ゲート電極6とソース拡散層領域3又はドレイン 拡散層領域4間のゲート絶縁膜耐圧にも不良が見 られ107 V/cm以上の絶縁耐圧が得られた。

さらに本実施例に基づいたゲート電極5の半導 体基板上におけるゲート長、シリコン酸化膜11 の開孔幅が 0.2 A m と極数細なトランジスタの場合に於てもシリコン基板1内の最大ゲート長は 0.6 A m に設定され、ドレイン・ソース間耐圧も 1 2 V と高耐圧特性が実現できた。上記は従来の 埋込みゲート業子の基板内埋込み部ゲート長がゲート加工長(マスク長)にくらべ同一かむしろ短かかつた事実、したがつて、ゲート長の微細化によりソース・ドレイン間耐圧が大幅に低下した従来傾向を著しく改善したことを意味する。

#### [発明の効果]


本発明によれば埋込みゲート構造に端部を発生させないので結晶欠陥の発生や汚染物質幾存による絶機耐圧の低下を生じさせない効果がある。 さらに本発明によれば埋込みゲート形状はイオン注入技術によつてのみ決定されるので従来のドライエッチング技術等に比べても格段に制御性・再現性に優れている。また本発明によれば半導体基板にはできるのでは過失を長く構成できるので超級細半導体装置に於ても高耐圧特性を確保できる

効果が得られる。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例を示す半導体装置の 断面図、第2図は従来の埋込みゲート構造半導体 装置を示す断面図、第3図(A)及び(B)は本 発明の一実施例を製造工程順に示す断面図である。

代理人 弁理士 小川勝男



1 シリコン菩板 4 ドリン拡散局領域、10 SiOz-SiaN4 膜 2 フィルド酸化膜 5 ゲート絶縁膜 11 シリコン酸化膜 3 ソース拡電層領域 6 ゲート電極 12 ンリコン窒化膜

